当前状态:
, 最新更新时间: ,
doi: 10.11999/JEIT260618
摘要:
环面全同态加密(Torus Fully Homomorphic Encryption, TFHE)支持在密文域上直接评估布尔电路,是隐私计算领域的重要密码学技术。然而,TFHE在密文运算过程中会产生噪声累积,需通过自举操作刷新密文噪声。由于自举过程涉及大规模多项式运算和密钥数据访问,其计算复杂度高、访存开销大,已成为制约TFHE实用化部署的主要性能瓶颈。针对上述问题,本文设计并实现了一种基于现场可编程门阵列(Field-Programmable Gate Array, FPGA)的TFHE自举专用硬件加速器。该加速器采用全硬件化流水数据通路,可在无需中央处理器(Central Processing Unit, CPU)参与核心计算的情况下独立完成自举操作流程;同时设计了数论变换(Number Theoretic Transform, NTT)加速模块,以提高多项式乘法运算效率并降低自举延迟。针对自举密钥数据规模庞大、片外访存压力高的特点,本文进一步引入批处理机制,以提升密钥数据复用率和系统吞吐量,在保持合理单次自举延迟的同时,显著提升了批量自举吞吐率。本设计在Xilinx Alveo U280 FPGA平台上完成部署与验证,实验结果表明,在300 MHz工作频率下,其可在3.9 ms内完成8个密文的自举操作,平均单个密文自举延迟为0.49 ms。与现有CPU和GPU自举加速方案相比,本文设计在批处理吞吐能力方面分别实现约21.8倍和6.0倍提升。